文 | 半導(dǎo)體產(chǎn)業(yè)縱橫

目前，英特爾各部門的表現(xiàn)普遍不佳，但展望未來(lái)，晶圓帶服務(wù)（IFS）似乎有可能扭轉(zhuǎn)公司的局面。在前執(zhí)行長(zhǎng)Pat Gelsinger 的領(lǐng)導(dǎo)下，英特爾在晶圓代工部門方面積極投資與發(fā)展，這最終導(dǎo)致英特爾在某種程度上必須與供應(yīng)鏈進(jìn)行垂直合作。

雖然，過去的事情并不順利，但未來(lái)似乎出現(xiàn)曙光，這是因?yàn)橛⑻貭柕腎ntel 18A 節(jié)點(diǎn)制程即將到來(lái)。這項(xiàng)制程技術(shù)在2025 年VLSI 研討會(huì)上進(jìn)行發(fā)表，并且英特爾公布了令人印象深刻的成果。

英特爾一開始就透露，Intel 18A 制程技術(shù)通過整合PowerVia、BSPDN 等技術(shù)，相較于上一代的intel 3，密度提升超過30%。在PPA 比較中，Intel 18A 在標(biāo)準(zhǔn)Arm 核心架構(gòu)的芯片上，1.1V 的電壓達(dá)成了25% 的速度提升和36% 的能耗降低。除此之外，Intel 18A 的面積利用率比Intel 3 更高，這代表著該制程可以達(dá)成更好的面積效率，并具有更高密度設(shè)計(jì)的潛力。

有趣的是，英特爾還展出電壓下降圖，描繪了高性能條件下節(jié)點(diǎn)的穩(wěn)定性，并且由于Intel 18A 的PowerVia 背后供電技術(shù)，使得電壓下降能夠提供更穩(wěn)定的電力傳輸。而為了支援Intel 18A 的性能，該文件還附上了一個(gè)單元比較。該比較顯示，通過PowerVia 背后供電技術(shù)，英特爾達(dá)成了更緊密的單元封裝，并提高了面積效率，這僅是因?yàn)橥ㄟ^被橫供電技術(shù)的導(dǎo)入，使得其在正面布線中釋放了更多的空間。

因此，從這個(gè)角度來(lái)看，英特爾的Intel 18A 制程是迄今為止代工廠最強(qiáng)大的節(jié)點(diǎn)制程，隨著良率的提高，市場(chǎng)上的確希望看到有決定性的結(jié)果。與同業(yè)相較，Intel 18A 制程的SRAM 密度與臺(tái)積電的N2 制程相當(dāng)，這代表著該公司在節(jié)點(diǎn)優(yōu)勢(shì)方面已成功與臺(tái)積電相當(dāng)?shù)母?jìng)爭(zhēng)優(yōu)勢(shì)。

市場(chǎng)預(yù)計(jì)，將從Panther Lake SoC 和Xeon 的Clearwater Forest CPU 開始，看到Intel 18A 的實(shí)際應(yīng)用。就外部產(chǎn)品流程整合而言，如果英特爾能夠達(dá)成良率和量產(chǎn)目標(biāo)，我們最早可以在2026 年看到終端產(chǎn)品的出現(xiàn)。

臺(tái)積電未來(lái)約30%的2nm及以下產(chǎn)能將位于美國(guó)

臺(tái)積電在2025 年一季度財(cái)報(bào)法人說(shuō)明會(huì)上宣布，待美國(guó)子公司 TSMC Arizona 的六座晶圓廠完工后，該企業(yè)未來(lái)約 30% 的 2nm 及以下先進(jìn)制程產(chǎn)能將位于亞利桑那州。

臺(tái)積電董事長(zhǎng)暨總裁魏哲家表示，2nm 將成為 TSMC Arizona 的主要節(jié)點(diǎn)。除此前已確認(rèn)將導(dǎo)入 N2 和 A16 工藝技術(shù)的 Fab 3 外，第二階段第一座晶圓廠 Fab 4 也將支持 N2 和 A16；而未來(lái)的 Fab 5 和 Fab 6 則瞄準(zhǔn)更先進(jìn)的技術(shù)，具體情況將視客戶需求決定。

據(jù)悉，iPhone 18系列將采用2nm工藝打造的A20系列處理器，新工藝可以帶來(lái)明顯的性能與能效提升，但該工藝的代工費(fèi)用也更高。

在3nm工藝節(jié)點(diǎn)上，臺(tái)積電將代工費(fèi)用提高了20%，這就已經(jīng)讓業(yè)界高呼價(jià)格太高，導(dǎo)致采用該工藝的芯片價(jià)格大漲。2nm工藝的成本只會(huì)更高，而面對(duì)這些額外的成本，蘋果大概率就是直接轉(zhuǎn)嫁到消費(fèi)者身上。

對(duì)于 TSMC Arizona 的研發(fā)設(shè)施，臺(tái)積電表示該主要研發(fā)中心員工總數(shù)將達(dá)到約 1000 人（約為本部的十分之一），首要目標(biāo)是為當(dāng)?shù)鼐A廠提供獨(dú)立運(yùn)營(yíng)所需的支持，未來(lái)有望擴(kuò)展到更豐富的領(lǐng)域。

 三星2nm工藝良品率持續(xù)提升，目前已超過40%

此前有報(bào)道稱，三星在2nm（SF2）工藝的測(cè)試生產(chǎn)中實(shí)現(xiàn)了高于預(yù)期的初始良品率，達(dá)到30%以上。三星計(jì)劃在2025年第四季度量產(chǎn)2nm工藝，為Exynos 2600的大規(guī)模生產(chǎn)做好準(zhǔn)備。

據(jù)TECHPOWERUP報(bào)道，近日三星2nm工藝開發(fā)團(tuán)隊(duì)取得了令人滿意的實(shí)驗(yàn)性生產(chǎn)里程碑，開發(fā)當(dāng)中的2nm工藝在良品率方面的表現(xiàn)比之前的3nm工藝要更好，2nm工藝的良品率已經(jīng)提升到40%以上。按照目前的推進(jìn)速度，有可能剛好趕上Exynos 2600的量產(chǎn)。

雖然三星在2nm工藝上有了不錯(cuò)的進(jìn)展，但是這種表現(xiàn)并不足夠令人滿意。競(jìng)爭(zhēng)對(duì)手臺(tái)積電（TSMC）在去年12月對(duì)2nm工藝的試產(chǎn)當(dāng)中，良品率就已超過60%，傳聞現(xiàn)在已提升至70%至80%，接近于量產(chǎn)的水平。

SF2集成了三星第三代GAA（Gate-All-Around）架構(gòu)晶體管技術(shù)，相比于SF3（3nm），性能提高了12%，功率效率提高了25%，芯片面積減少了5%。三星還打算在2nm制程節(jié)點(diǎn)上引入“BSPDN（背面供電網(wǎng)絡(luò)）”技術(shù)，將電源軌置于晶圓的背面，以消除電源線和信號(hào)線之間的瓶頸，解決FSPDN（前端供電網(wǎng)絡(luò)）造成的前端布線堵塞問題，進(jìn)一步提升性能和能效，并縮小芯片面積。